Mini PCIeFPGAカード 520N-MX

I/Oプロセッサー付き

Stratix 10 FPGAボード、16GB HBM2搭載 メモリに縛られたアプリケーションを高速化するための強力なソリューション 特徴 インテル Stratix 10MX2100 16GB HBM2 最大512GB/s BittWar で最適化された OpenCL BSP 概要 計算高速化のために設計された520N-MXは、HBM2メモリを内蔵したIntel Stratix 10 MX2100 FPGAを搭載したPCIeボードです。HBM2のサイズと速度（16GB、最大512GB/s）により、メモリに依存したアプリケーションの高速化を可能にします。このボードの100G QSFP28はクラスタリングに最適で、OCuLinkコネクタにより拡張が可能です。 ボード仕様 ＦＰＧＡ Intel Stratix 10 MX F2597パッケージのMX2100 16GBytesオンチップ高帯域幅メモリ（HBM2）DRAM、410GB/s（スピードグレード2 コアスピードグレード-2：I/Oスピードグレード-2 Stratix 10 MXのその他のオプションについては、BittWareにお問い合わせください。 オンボードフラッシュ FPGAを起動するための2Gbitフラッシュメモリ 外部メモリ 2x 288ピンDIMMスロット、各スロットにはデフォルトで16GBモジュールが搭載されており、合計で32GBのボード上に搭載されています。 QDR-II+およびIntel Optane (3D-Xpoint) DIMMオプションについては、BittWareにお問い合わせください。 ホストインタフェース x16 Gen3インターフェイスはFPGAに直接接続され、PCIeハードIPに接続されています。 QSFPケージ フロントパネルのQSFP28ケージ4個を16個のトランシーバを介してFPGAに直接接続 10/25/40/100GbEをサポートするユーザープログラム可能な低ジッタ・クロッキング 各QSFP28は独立してクロックすることができます。 ネットワークリカバリークロッキングのためのジッタクリーナ 2台のQSFP28は100GbE MACハードIPが利用可能 オーキュウリンク 2xエッジ・コネクタ(A, B) @ 12.5G/レーン(デフォルト)、各レーンはPCIe Gen 3 x8ハードIP、GPIO、PCIeマスターおよびオプションの入力クロッキングをサポートしています。 2x 内部コネクタ (C、D) @ 25G/レーン (オプション)、100GbE MAC ハード IP x 1 (OCuLinkあたり) 取締役会管理責任者 電圧、電流、温度監視 電源シーケンスとリセット フィールドのアップグレード FPGAの構成と制御 クロック構成 SPIリンク付き低帯域幅BMC-FPGA通信 USB 2.0 PLDM対応 電圧オーバーライド 冷却 標準：ダブルワイドアクティブヒートシンク（ファン付き オプション：ダブルワイドパッシブヒートシンク オプション：倍幅液冷 電気 オンボード電源は12V PCIeスロットと2つのAUXコネクタ(8ピン1つ、6ピン1つ)から供給されます。 消費電力はアプリケーションに依存します。 典型的な最大電力消費量 225W 環境への取り組み 動作温度。5°C から 35°C 品質 ISO9001 に製造される: 2015 IPC-A-610 クラス III RoHS対応 CE、FCCおよびICESの承認 フォームファクター