1ユニット幅6U VME64モジュール
1k、2k、4k 8k、16k ピーク・センシングADC
64入力チャンネル、シングルエンド、68ピン・デュアル列ERNI SMCコネクタ(Zin:2.5 kΩ)
正と負の入力に対応
4 Vppまたは8 Vppフルスケール・レンジをソフトウェアで選択可能(スライディング・スケールが有効な場合は3.75 Vppおよび7.5 Vpp)
コモンゲートモード(64チャンネル同時変換)、リニアゲート幅またはソフトウェアでプログラム可能
低デッドタイム(前のゲートが閉じてから約50 ns後)
DNL低減のためのスライディング・スケール・アルゴリズム
プログラム可能なスレッショルドによるゼロ抑制
マルチ・イベント・バッファ(1024イベント)
VME64および光リンク(CAEN CONET独自プロトコル)通信インターフェース
WindowsおよびLinuxドライバ、Cライブラリ、デモソフトウェア
ユーザーによるファームウェアのアップグレードが可能
概要
V1741は、高チャネル密度(64チャネル)と低デッドタイムを兼ね備えた、アナログ・デジタル混載アクイジション・チェーンに基づく新世代の検出器読み出しシステムに属するデジタル・ピーク・センシングADCです。FLASH ADCアーキテクチャにより、パルス・ピークの超低変換時間を実現することが可能で、新しい変換は前のゲートが閉じてから50 ns未満で行われます。
変換利得は、スライディング・スケール方式により、低差動非直線性(DNL)で、1k~16kチャネルまで対応します。
チャージ・センシティブ・プリアンプとシェーピング・アンプ(CAEN N1068など)から典型的な低速信号を受信し、FPGAはデジタル・フィルターによってゲート内のパルスのピークを特定する。捕捉は全チャンネルに共通で、ゲートが到着するとすぐに行われます。イベントの到着時刻とともにエネルギー値がまず1024個のマルチイベントバッファに保存されます。
---