最大5GS/sデジタイザ DT5742
16チャンネル12ビットPCI Express

最大5GS/sデジタイザ - DT5742 - CAEN Spa - 16チャンネル / 12ビット / PCI Express
最大5GS/sデジタイザ - DT5742 - CAEN Spa - 16チャンネル / 12ビット / PCI Express
お気に入りに追加する
商品比較に追加する
 

特徴

速度
最大5GS/s
チャンネル数
16チャンネル
特性
12ビット, PCI Express

詳細

モジュールDT5742 は、16+1 チャンネル 12 ビット 5 GS/s スイッチド・キャパシタ・デジタイザを搭載したデスクトップ・モジュールです。入力ダイナミックレンジは、シングルエンドのMCX同軸コネクタで1 Vppです(DCオフセットを制御するために各チャンネルに16ビットDACを搭載)。 このデジタイザは、スイッチド・キャパシタ・アレイDRS4チップ(Domino Ring Sampler)をベースにしている。この技術は、1024個のコンデンサ(アナログ・メモリ)を並べたもので、アナログ入力信号が円形に連続的にサンプリングされる。 サンプリング周波数はデフォルトで5GHzで、2.5GHz、1GHz、750MHzにプログラムできる。アナログからデジタルへの変換は、チップのサンプリング・フェーズと同時ではなく、トリガ条件が満たされるとすぐに開始されるため、アナログ入力のみがデジタル化される場合は110μs、高速トリガTR0もデジタル化される場合は181μsのデッドタイムが発生する。トリガが DRS4 チップのサンプリングを停止すると(ホールドフェーズ)、アナログメモリバッファはフリーズし、セルの内容はデジタル変換のために 12 ビット ADC で利用できるようになります。 デジタル・メモリは読み出しがまだ開始されていなくても、後続のイ ベントを保存することができます。さらに、デジタル・メモリ・バッファは FIFO のように動作するので、 USB や光リンクからの読み出し動作は後続イベントの書き込み動作 に影響しません。 利用可能なトリガー・ソース 外部トリガ、TRG-IN コネクタ上のトリガ。 高速(低レイテンシ)ローカルトリガ、TR0 コネクタ上のトリガ、全てのイネーブルグループに共通。このモードは、DRS4 をホールドするためのトリガーレイテンシーが、外部トリガーより短くなるため、"Fast "または "Low Latency "と呼ばれています。

---

カタログ

この商品のカタログはありません。

CAEN Spaの全カタログを見る
*価格には税、配送費、関税また設置・作動のオプションに関する全ての追加費用は含まれておりません。表示価格は、国、原材料のレート、為替相場により変動することがあります。