最大5GS/sデジタイザ V1742

32チャンネル12ビットPCI Express

CAEN Mod.V1742は、1ユニット幅のVME 6Uモジュールで、32+2チャネル12ビット5GS/sスイッチド・キャパシタ・デジタイザ・セクションを搭載しています。入力ダイナミックレンジは、シングルエンドのMCX同軸コネクタで1 Vppです（DCオフセットを制御するために各チャネルに16ビットDAC）。 デジタイザは、スイッチド・キャパシタ・アレイDRS4チップ（Domino Ring Sampler）をベースにしている。この技術は、1024個のコンデンサ（アナログ・メモリ）を並べたもので、アナログ入力信号が円形に連続的にサンプリングされる。 サンプリング周波数はデフォルトで5GHzで、2.5GHz、1GHz、750MHzにプログラムできる。アナログからデジタルへの変換は、チップのサンプリング・フェーズと同時ではなく、トリガ条件が満たされるとすぐに開始されるため、アナログ入力のみがデジタル化される場合は110μs、高速トリガTRnもデジタル化される場合は181μsのデッドタイムが発生する。トリガーが DRS4 チップのサンプリングを停止すると（ホールドフェーズ）、 アナログメモリバッファはフリーズし、セルの内容はデジタル変換のため に 12 ビット ADC で利用できるようになります。 デジタル・メモリは読み出しがまだ開始されていなくても、後続のイ ベントを保存することができます。さらに、デジタル・メモリ・バッファは FIFO のように動作するので、 VME 又は光リンクからの読み出しアクティビティは後続イベントの 書き込み動作に影響しません。 利用可能なトリガーソースは以下の通りです： - 外部トリガ、TRG-IN コネクタ上のトリガ。 - 高速(低レイテンシ)ローカルトリガ、TR0とTR1コネクタ上のトリガ、グループのカップルに共通。このモードは、DRS4 をホールドするためのトリガーレイテンシーが、外部トリガーより短くなるため、"Fast "または "Low Latency "と呼ばれています。