特徴
•埋め込まれたe500中心、最初の供物1.2までGHz
–二重発送Superscalarの7段階のパイプラインの設計との
故障中の問題および実行
– 1333のMHz (推定Dhrystone 2.1)の3065のMIPS
•36ビット物理的な演説
•高められたハードウェアおよびソフトウェアはサポートをデバッグする
•倍精度埋め込まれたスカラーおよび浮動小数点を方向を変えるため
APUs
•メモリ管理ユニット(MMU)
•統合されたL1/L2隠し場所
– L1隠し場所32 KBデータおよび32 KBの指示の隠し場所との
サポートのライン錠
– L2隠し場所512 KB (8方法は連想置いた);512 KB/256
KB/128 KB/64 KBはSRAMとして使用することができる
– L1およびL2ハードウェア一貫性
– SRAM、隠し場所および入力/出力トランザクションとして構成可能L2
L2隠し場所の地域に隠匿することができる
•完全なECCサポートが付いている統合されたDDRの記憶コントローラー、
支持:
– 64ビット200のMHzのクロック レート(400 MHzのデータ転送速度)
2.5V/2.6V入力/出力、DDR SDRAM
•DES、3DES、MD-5を支える統合された保証エンジン
SHA-1/2、AES、RSA、RNG、Kasumi F8/F9およびARC-4
暗号化アルゴリズム
•4つのオン破片の三重速度のイーサネット コントローラー(GMACs)
10 -および100-Mbpsおよび1 Gbpsを支える
MIIのEthernet/IEEE*802.3ネットワーク、RMII、GMII、RGMII、
RTBIおよびTBIの物理インターフェイス
– TCP/IPの検査合計加速
– QoSの高度の特徴
•一般目的入力/出力(GPIO)
•連続RapidIOおよびPCIは高速結合を表現する
支えるインターフェイス
–明白な単一x8 PCIか明白な単一x4 PCI
単一4x連続RapidIO
•オン破片ネットワーク(海洋)スイッチ生地
•多数PCIインターフェイス サポート
– 64ビットPCI 2.2バス コントローラー(66までのMHz、3.3V入力/出力)
– 64ビットPCI-Xバス コントローラー(133までのMHz、3.3V入力/出力)、
または2つの32ビットPCIのコントローラーを形成する柔軟性
•166のMHz、3.3V入力/出力32ビット、記憶のローカル バス
コントローラー
---