「 VME板およびVHDL IPのこのセットはVMEバス家族の部分である。VMEのマスター\ /slaveの速いプロトタイプを\ /controller造るために必要な資源への低価格のアクセスを可能にするVMEバス家族はサブシステム目指す。多数のタイプの適用はハードウェア板およびファームウェアVHDL IP両方に関して資源のモジュール性に、よる最低の努力とと作ることができる。
それは板のまたは部品のようなさまざまな適用でUUTマスター板からのバス周期を認めるために、またバス信号の点検を行うためにUUT奴隷板および\ /orにテスト周期を行うために試験制度の時代遅れの物を、取り替えるとき使用することができる。それは異質システムの使用さまざまな形式要素板の混合物および適用範囲が広い橋がVMEの標準\ /customizedバスとPC \ /PXIバス間で必要な、例えば、ときまたである。
\ /html」
---