FPGA Cyclone® V E

Cyclone® V E FPGA は、広範な汎用ロジックおよびデジタル信号処理 (DSP) アプリケーションでの低システムコストと低消費電力の実現のために最適化されています。 利点 より少ない電力、設計時間、コストでより多くのことを実現 TSMC の 28nm 低消費電力 (28LP) プロセス・テクノロジーに基づいて構築されており、多くのハード Intellectual Property (IP) ブロックを備えているため、差別化して、より多くのことを行うことができます。 ロジックの統合と差別化機能 8 入力の適応ロジック・モジュール (ALM) と可変精度のデジタル信号処理 (DSP) ブロックを提供し、最大 13.59 メガビット (Mb) の組込みメモリーを実現します。 低システムコスト 動作に必要なコア電圧は 2 つだけで、低コストのワイヤーボンド・パッケージングで利用できます。プロトコル経由のコンフィグレーション (CvP) やパーシャル・リコンフィグレーションなどの革新的な機能を搭載しています。 主な機能 内部メモリーブロック M10K: ソフトエラー訂正コード (ECC) 搭載の 10 キロビット (Kb) メモリーブロック。 メモリー・ロジック・アレイ・ブロック (MLAB): 640 ビットの分散型 LUTRAM で、ALM の最大 25% を MLAB メモリーとして使用できます。 汎用 I/O 875 メガビット / 秒 (Mbps) の低電圧差動信号 (LVDS) レシーバーおよび 840Mbps の LVDS トランスミッター。 400MHz/800Mbps 外部メモリー・インターフェイス。 オンチップ終了 (OCT)。 最大 16mA のドライブ強度で 3.3V をサポート。 可変精度 DSP ブロック 可変精度 DSP: 同じ可変精度 DSP ブロック、64 ビットのアキュムレーター、カスケードで最大 3 つの信号処理精度レベルをネイティブでサポートします。 エンベデッド・ハード IP ブロック DDR3、DDR2、LPDDR2 SDRAM デバイス向けに最大 2 つのハードメモリー・コントローラーをサポートします。 各コントローラーは、2 つのチップセレクトとオプションの ECC により、最大 4 ギガビット (Gb) 密度の 8～32 ビット・コンポーネントをサポートします。