FPGA MAX® V CPLDs

MAX® V CPLD は、独自の不揮発性アーキテクチャーを提供し、低消費電力とオンチップの機能を実現します。 利点 CPLD が提供する優れた価値 MAX® V アーキテクチャーは、フラッシュ、RAM、オシレーターなど、従来は外部機能だったコンポーネントを集積できるため、MAX® V デバイスをデザインに統合することによって、システムの総コストを低く抑えることができます。MAX® V CPLD は、面積当たりで、より多くの I/O 素子と論理素子を備えています。また、低コストのグリーンパッケージ技術を採用することで、最小 20 mm の小型パッケージを実現しています。 総消費電力を低減 MAX® V CPLD を使用することで、同等集積度の競合 CPLD に比べて半分程度の総消費電力で、堅牢かつ最新の機能を利用できます。 わずか 45µW の低いスタティック消費電力でバッテリー持続時間を延長。 単一電源 (Vcc コア電圧) で駆動できるため BOM (部品) コストの削減も可能。 信頼のある低コストのウエハー製造プロセスで製造される MAX® V CPLD は、実証済みのアーキテクチャーを採用すると同時に、次のような堅牢な機能を提供します。 インシステム・プログラミング (ISP): 動作中のデバイスに対してプログラミングが行えるため、システム全体の動作に影響を与えることなく、現場での更新が可能になります。 ユーザー・フラッシュメモリー (UFM): 重要なシステム情報を不揮発性メモリーに記憶できるエンベデッド・フラッシュメモリーです。 使いやすい無償の開発ソフトウェア MAX® V CPLD は、無償のQuartus® Prime 開発ソフトウェア・ライト・エディションでサポートされています。Quartus® Prime 開発ソフトウェアにより、生産性の向上が実現し、シミュレーション、ボード立ち上げ、タイミング収束の高速化が実現します。また、このソフトウェア・リリースには新しいシステムレベル統合ツール「プラットフォーム・デザイナー」（Beta 版）が付属しており、性能の向上を実現したほか、より高い抽象化レベルでの設計が可能になっています。