シミュレーション用ソフトウェア Quartus® Prime Design

デザインビューア管理

直感的でハイパフォーマンスなデザイン環境。デザインエントリー、論理合成、最適化、検証、シミュレーションなど、Quartus® Prime 開発ソフトウェアは、数百万個のロジックエレメントを搭載するデバイスの機能を大幅に向上し、設計者に対し次世代デザイン設計の要求を満たす最適なプラットフォームを提供します。 Quartus Prime Pro 24.1 の無償ライセンスによる Agilex™ 5 FPGA E シリーズでデザイン 試作版 Quartus Exploration ダッシュボードは、Quartus Prime 開発ソフトウェアの複数のインスタンスにまたがるコンパイル結果をビジュアルで確認することができます。 Quartus Prime グラフィカル・ユーザー・インターフェイス (GUI) から直接シミュレーションを起動します。 プリコンパイル・コンポーネント (PCC) 生成フローで、合成コンパイル時間を高速化。 新しい合成機能: RTL linter ツールで、古いバージョンの RTL ファイルを Verilog/VHDL 標準に適応。 RAM 推論と、RTL モジュールにおける警告抑制機能を改良。 強化されたタイミング・アナライザー機能: 高度なタイミング分析のための新しいスクリプティング・オプションとサインオフ機能。 チッププランナーの非同期 CDC とタイミングを可視化。 アドバンスト・リンク・アナライザー機能と拡張: 新しいリンク・ビルダー 自動チャネル / デバイスのインポートと回路図作成のための直感的な UI。 マルチレーンの S パラメーターに対応した自動リンク設定により、信号経路管理を強化。 高 DPI モニターでの GUI スケーリングに対応し、ユーザー体験の向上を実現。 FEC コード単語エラー分析の結果を改善するデータビューアー。 シミュレーション時間の改善: 新しい Qrun と FEC モデルにより、シミュレーション時間を短縮。 AIB における再設定シーケンシング、PLL ロックタイミング、AVMM トラフィックのバイパスを修正。