デザインソフトウェア HDL Verifier™
検査FPGA

デザインソフトウェア - HDL Verifier™ - The MathWorks - 検査 / FPGA
デザインソフトウェア - HDL Verifier™ - The MathWorks - 検査 / FPGA
デザインソフトウェア - HDL Verifier™ - The MathWorks - 検査 / FPGA - 画像 - 2
デザインソフトウェア - HDL Verifier™ - The MathWorks - 検査 / FPGA - 画像 - 3
デザインソフトウェア - HDL Verifier™ - The MathWorks - 検査 / FPGA - 画像 - 4
デザインソフトウェア - HDL Verifier™ - The MathWorks - 検査 / FPGA - 画像 - 5
お気に入りに追加する
商品比較に追加する
 

特徴

機能
デザイン, 検査
応用
FPGA

詳細

HDLのシミュレーターおよびFPGAループ テストbenchesHDL Verifier™を使用してVHDLそしてVerilogが自動的にVerilog®およびVHDL®の設計証明のための試験台を発生させることを確認しなさい。直接あなたの設計を刺激し、次にHDLのcosimulationを使用して応答かXilinx®およびIntel® FPGA板が付いているFPGAループを分析するのにMATLAB®かSimulink®を使用できる。このアプローチは独立Verilogを書く必要性を除去するまたはVHDLの試験台.HDLの検定器はまたCadence®、顧問Graphics®でMATLABおよびSimulinkモデルを、およびSynopsys®からのシミュレーター生まれつき再使用する部品を発生させる。これらの部品は普遍的な証明の方法(UVM)を使用するそれらのようなより複雑な試験台の環境で証明のレジ係 モデルまたは刺激として使用することができる

---

ビデオ

カタログ

The MathWorksのその他の関連商品

MATLAB® Product Family

*価格には税、配送費、関税また設置・作動のオプションに関する全ての追加費用は含まれておりません。表示価格は、国、原材料のレート、為替相場により変動することがあります。