Inversor de alta velocidade AD9166 series

não especificadode potênciaCC

Acoplado a DC, 50 Ω com saída igualada Até 4,3 dBm de potência de saída, -9,5 dBm a 9 GHz Taxa de atualização do núcleo DAC: 12.0 GSPS (mínimo garantido) em modo 2× NRZ Ampla largura de banda analógica DC a 9,0 GHz em modo 2× NRZ (12,0 GSPS DAC taxa de atualização) 1.0 GHz a 8,0 GHz em modo mix (6,0 GSPS DAC taxa de atualização) DC a 4,5 GHz no modo NRZ (6,0 GSPS DAC taxa de atualização) Dissipação de potência de 4,88 W no modo 2× NRZ (10 GSPS DAC taxa de atualização) Interpolação de dados bypassable datapath 2×, 3×, 4×, 6×, 8×, 12×, 16×, 24× Largura de banda de sinal instantânea (complexa) 2.25 GHz com relógio de dispositivo a 5 GHz (2× interpolação) 1.8 GHz com relógio de dispositivo a 6 GHz (interpolação 3×) Salto rápido de frequência Amplificador de buffer biCMOS integrado O AD91661 é um gerador de sinais vectoriais de alto desempenho, de banda larga, em chip, composto por uma interface JESD204B serializador/deserializador de alta velocidade (SERDES), um caminho de dados digital flexível de 16 bits, um núcleo conversor digital para analógico (DAC) inphase/quadratura (I/Q) e um diferencial integrado para um amplificador buffer de saída de ponta única, combinado com uma carga de 50 Ω até 10 GHz. O núcleo DAC é baseado em uma arquitetura quad-switch, que é configurável para aumentar a taxa efetiva de atualização do núcleo DAC de até 12,8 GSPS de um relógio de amostragem DAC de 6,4 GHz, com uma largura de banda de saída analógica de dc verdadeiro para 9,0 GHz, tipicamente. O datapath digital inclui múltiplos estágios de filtro de interpolação, um bloco de sintetizador digital direto (DDS) com múltiplos osciladores controlados numericamente (NCOs) que suportam o salto rápido de freqüência (FFH), e estágios adicionais de filtro FIR85 e sinc inverso para permitir um planejamento flexível do espectro.