Software de simulação Filter Design HDL Coder™

de designpara testede verificação

O projeto HDL Coder™ do filtro gera VHDL® synthesizable, portátil e código de Verilog® para executar os filtros de ponto fixo projetados com o MATLAB® em FPGAs ou em ASICs. Cria automaticamente VHDL e bancos do teste de Verilog para a simulação, os testes, e a verificação do código gerado.